IBM construirá un ordenador cuántico a gran escala y tolerante a fallos
IBM ya tiene un plan definido para construir el que será el primer ordenador cuántico a gran escala y tolerante a fallos. Le ha llamado IBM Quantum Starling, y sus responsables aseguran que estará listo en 2029. Se desarrollará en un nuevo Centro de Datos Cuántico de IBM situado en la ciudad de Poughkeepsie (Nueva York), y podrá ejecutar hasta 20.000 veces más operaciones que los ordenadores cuánticos actuales.
Representar el estado de un IBM Starling requeriría la memoria de más de un quindecillón de los superordenadores más potentes del mundo. Con Starling, los usuarios podrán explorar plenamente la complejidad de sus estados cuánticos, que están más allá de las propiedades limitadas a las que se pueden acceder con los ordenadores cuánticos actuales.
Un ordenador cuántico a gran escala y tolerante a fallos podría ejecutar cientos de millones o incluso miles de millones de operaciones, lo que aceleraría el ahorro de tiempo y costes en campos como el desarrollo de fármacos, el descubrimiento de materiales, la química y la optimización.
Starling podrá acceder a la potencia de cálculo necesaria para estos problemas a través de la ejecución de 100 millones de operaciones cuánticas empleando 200 qubits lógicos. Será la base para otro equipo cuántico de IBM, Blue Jay, que podrá ejecutar 1.000 millones de operaciones cuánticas con más de 2.000 qubits lógicos.
Un qubit lógico es una unidad de un ordenador cuántico con corrección de errores, que se encarga de almacenar una cantidad de información cuántica equivalente a la de un qubit. Puede estar compuesto por múltiples qubits físicos que trabajan de forma conjunta para almacenar esa información y supervisarse mutuamente para detectar errores.
Los ordenadores cuánticos deben corregir errores para ejecutar cargas de trabajo grandes sin fallos. Para ello se usan agrupaciones de qubits físicos, con el objetivo de crear un menor número de qubits lógicos con tasas de error inferiores a las de los qubits físicos individuales.
La tasa de error de los qubits lógicos baja de forma exponencial con el tamaño del grupo, lo que permite ejecutar más operaciones. Generar un número creciente de qubits lógicos capaces de ejecutar circuitos cuánticos con la menor cantidad posible de qubits físicos es básico para una computación cuántica escalable.
Arquitectura tolerante a fallos para los ordenadores cuánticos
El éxito de una arquitectura tolerante a fallos y eficiente depende de la elección del código de corrección de errores, y de cómo se diseña y construye el sistema para permitir que el código escale. Códigos de corrección de errores alternativos, o considerados estándar hasta ahora, presentan desafíos base de ingeniería.
Para escalar necesitarían un número inviable de qubits físicos para generar suficientes qubits lógicos capaces de realizar operaciones complejas. Esto llevaría a cantidades de infraestructura y electrónica de control que no resultarían prácticas, y hacen que no sea probable su aplicación más allá de experimentos o dispositivos de pequeña escala.
Un ordenador cuántico a gran escala y tolerante a fallos necesita una arquitectura tolerante también a fallos, y capaz de suprimir suficientes errores para que los algoritmos útiles puedan ejecutarse de forma correcta. También debe ser capaz de preparar y medir qubits lógicos durante los cálculos, y de aplicar instrucciones universales a esos qubits lógicos, así como de decodificar las mediciones de los qubits lógicos en tiempo real y modificar instrucciones posteriores.
Aparte de esto, debe ser modular, para escalar hasta cientos o miles de qubits lógicos y ejecutar algoritmos más complejos; además de eficiente, para ejecutar algoritmos significativos con recursos físicos realistas. En IBM ya saben cómo resolverá los criterios que faltan en la actualidad para construir una arquitectura tolerante a fallos a gran escala. En primer lugar, han ideado un sistema que podrá procesar instrucciones y ejecutar operaciones con códigos qLDPC de forma eficaz.
Para ello emplearán un enfoque pionero de corrección de errores, que introduce los códigos cuánticos de verificación de baja intensidad (QLDPC), que reducen drásticamente los qubits físicos necesarios para corregir errores y que reduce el sobrecoste necesario alrededor de un 90% en relación con otros códigos.
Además, establece los recursos necesarios para ejecutar programas cuánticos a gran escala de forma fiable. Por otro lado, también saben cómo decodificar de forma eficiente la información de los qubits físicos, y trazar el camino para identificar y corregir errores en tiempo real con recursos informáticos convencionales.
Hitos de la Hoja de Ruta Cuántica de IBM
La nueva Hoja de Ruta Cuántica de IBM establece los principales hitos tecnológicos que necesitan para demostrar y ejecutar los criterios de tolerancia a fallos. Cada procesador nuevo de esta hoja de ruta aborda desafíos concretos para el desarrollo de sistemas cuánticos que sean modulares, escalables y con corrección de errores.
IBM Quantum Loon, previsto para este año, está diseñado para probar componentes de arquitectura del código qLDPC, entre los que están también los “c-acopladores” que conectan qubits a mayor distancia dentro del mismo chip. El siguiente, IBM Quantum Kookaburra, para 2026, será el primer procesador modular de IBM diseñado para almacenar y procesar información codificada. Combinará memoria cuántica con operaciones lógicas.
En cuanto a IBM Quantum Cockattoo, previsto para 2027, entrelazará dos módulos Kookaburra utilizando “L-acopladores”. Esta arquitectura conectará chips cuánticos como nodos de un sistema mayor, lo que evitará la necesidad de construir chips de un tamaño que no resulte práctico.
(muycomputerpro.com)
Les estaremos informando con mucho más detalle, en el marco del informe especial: “Arquitecturas de IA, Machine Learning, Deep Learning, Gemelos digitales y Soluciones de valor de Cloud Computing con innovadores modelos de negocio, soluciones de IOT, IOTI, soluciones de Automatización. Ciberseguridad, Infraestructura de conectividad: redes LAN, Wifi. Buenas prácticas corporativas.», que estamos preparando para nuestra edición 215 y publicaremos en el mes de junio.
Mantente conectado a nuestra revista Channel News Perú, haciendo clic aquí y suscribiéndote a nuestro newsletter para contenido de valor diario.
