Estableciendo conexiones: La búsqueda de la estandarización de la interconexión de chiplets

«Puede resultar más económico construir grandes sistemas a partir de funciones más pequeñas, empaquetadas e interconectadas por separado», escribió Gordon Moore en su famoso artículo Cramming more components onto integrated circuits, en el que describía el concepto que acabaría conociéndose como chiplets.

El artículo de Moore se publicó en 1965. El concepto de chiplets no es nuevo, aunque el término utilizado para describir la tecnología sea de adopción más reciente.

En un nivel básico, los chiplets son circuitos integrados diminutos con funciones especializadas, que pueden combinarse para crear circuitos integrados más grandes que luego se empaquetan y venden como un único componente.

A diferencia de un sistema en un chip (SoC), que es monolítico e integra todos los componentes del sistema en un único chip de silicio, los chiplets son modulares y constan de pequeños chips interconectados que pueden ampliarse fácilmente añadiendo o eliminando chiplets. Como resultado, ofrecen una serie de ventajas frente a las matrices monolíticas, entre ellas una mayor flexibilidad, una comercialización más rápida, menores costes y mejores rendimientos, y su popularidad ha resurgido en los últimos años.

Sin embargo, aunque los chiplets permiten un uso más eficiente de los recursos y un mayor rendimiento, siguen presentando una gran desventaja: su complejo diseño de interconexión. Aunque las empresas ya habían intentado superar este reto, faltaba una verdadera interoperabilidad.

Llega Universal Chiplet Interconnect Express (UCIe), creada por un consorcio de gigantes de la industria del chip en marzo de 2022 para establecer una especificación abierta estandarizada para las interconexiones entre chiplets.

Los principales impulsores de la estandarización fueron la necesidad de rendimiento, la eficiencia energética y la capacidad de manejar diferentes nodos de proceso, dice Debendra Das Sharma, miembro senior de Intel y presidente del consorcio UCIe desde su creación.

Fundado inicialmente por 10 miembros, entre ellos AMD, Arm, Microsoft, Qualcomm y TSMC, el consorcio cuenta ahora con 12 empresas promotoras y en su sitio web figuran más de 84 miembros colaboradores.

«Si nos fijamos en el panorama industrial, todo el mundo utiliza chiplets», afirma Das Sharma. «Si nos fijamos en las ofertas de servidores, GPU y CPU, todo el mundo utiliza chiplets, reúne varios chiplets, los empaqueta y los interconecta de alguna forma»

Das Sharma señala que hay varios factores que impulsan esta tendencia, el principal de los cuales es que los fabricantes de chips están empezando a alcanzar el límite de crecimiento de una matriz. También está la necesidad cada vez mayor de rendimiento y eficiencia energética»

«La necesidad es tal que se necesitan troqueles más grandes, se necesita más funcionalidad que salga al paquete», explica Das Sharma. «Y la forma de hacerlo es conseguir varios chiplets y conectarlos de alguna manera para que parezca un gran chip»

Otra razón por la que los chiplets han ganado popularidad es que ofrecen a las empresas la posibilidad de crear soluciones a medida.

«Se pueden mezclar y combinar», afirma Das Sharma. «Por ejemplo, yo puedo incluir en mi oferta un acelerador de un determinado proveedor de servicios en la nube, pero otra persona puede querer otro tipo de acelerador y, aun así, que parezca un paquete informático heterogéneo».

«Puedes tener diferentes tipos de aceleradores, puedes tener un número diferente de núcleos, diferentes cantidades de memoria, todo al servicio de diferentes personas para diferentes usos. Y los chiplets permiten hacerlo. Puedes poner dos de estos, tres del otro tipo, cinco de otra cosa, puedes hacer la mezcla y obtener tu propia solución»

Das Sharma también explica que los distintos nodos de proceso, utilizados en la producción de chips, son mejores para cosas diferentes. La memoria, por ejemplo, se produce mejor en su propio nodo de proceso, separado de la computación, mientras que la IoT puede producirse más eficazmente en nodos menos avanzados.

«Hay diferentes tipos de tecnología de proceso para diferentes usos», afirma. «No hay ninguna razón por la que no se pueda poner todo en una sola matriz, pero no va a funcionar muy bien. Esa es la otra razón por la que la gente hace chiplets»

La especificación UCIe 1.0 se publicó en marzo de 2022 y definía la capa física, la pila de protocolos, el modelo de software y los procedimientos de prueba de conformidad. La especificación UCIe 1.1 se publicó en agosto de 2023 e incluía mejoras en las especificaciones arquitectónicas, compatibilidad simultánea con varios protocolos y nuevos mapas de impacto para reducir los costes de embalaje.

Un año después, en agosto de 2024, se publicó la especificación UCIe 2.0, que incluía compatibilidad con el empaquetado en 3D, soluciones mejoradas a nivel de sistema, diseños de paquetes optimizados y compatibilidad total con UCIe 1.0.

El Dr. Ian Cutress, analista jefe de More Than Moore, afirma que, en la actualidad, se invierte mucho dinero en tecnologías relacionadas con los chips, especialmente a través de empresas de nueva creación. Sin embargo, advierte de que, aunque pueden aportar grandes ventajas, los chiplets no son quizás la bala de plata que busca la industria, y UCIe es en realidad sólo una parte de un rompecabezas mucho mayor.

«De lo que estamos hablando es increíblemente complejo y más caro que tecnologías más antiguas que quizá ya existan, pero que no sean estándares universales», afirma Cutress.

«Los envases avanzados son caros, los chips de vanguardia son caros, juntarlos es caro, validar todo el conjunto es caro. Todo el concepto de chiplets, en sí mismo, es difícil, porque si tienes un diseño formado por chiplets, ¿cuál es el de control? ¿Cuál gestiona la energía? ¿Cómo se refrigera? ¿Cuál es el entorno térmico adecuado? ¿Dónde están los puntos calientes? ¿Cuál es la validación? Todas estas cuestiones son importantes, pero UCIe sólo se ocupa de una: ¿cómo se comunican los chips entre sí? El resto debe resolverlo quien construye el chip»

Ilusión óptica

Aunque UCIe se creó en 2022, sólo en los últimos años los fabricantes de hardware han empezado a lanzar tecnología basada en las especificaciones, en gran parte porque proveedores como Synopsys o Cadence han empezado a ofrecer IP.

El producto de Synopsys, anunciado en septiembre de 2024, consiste en una solución IP UCIe completa, que funciona hasta a 40 Gbps, más rápido que el estándar del sector.

«Nuestra contribución activa al consorcio UCIe nos ha permitido ofrecer una sólida solución UCIe que ayuda a nuestros clientes a desarrollar y optimizar con éxito sus diseños multidie para sistemas informáticos de IA de alto rendimiento», declaró entonces Michael Posner, vicepresidente de gestión de productos IP de Synopsys.

Das Sharma afirma que uno de los principios de la norma UCIe es que debe aprovechar las tecnologías de embalaje existentes. Dado que las distintas empresas tienen sus propias tecnologías de bump, la norma UCIe se adapta a estas variaciones, centrándose en definir la interconexión y garantizar la compatibilidad con los procesos de fabricación existentes.

También calificó al consorcio de «previsor» cuando presentó la especificación en 2022, con una declaración en la que proclamaba que la óptica y el empaquetado conjunto serían los medios por los que la gente se comunicaría, porque ofrece mucho ancho de banda dentro de un factor de forma muy ajustado.

«Si nos fijamos en la cantidad de ancho de banda que ofrecemos como UCIe, es mucho», afirma Das Sharma. «Nuestras cifras de potencia en UCIe son bastante bajas, así que es una combinación bastante buena en el sentido de que vamos a definir cosas en la interfaz UCIe que significa que puedes traer tu tecnología óptica, y no vamos a limitarte sobre qué tipo de tecnología óptica… sólo queremos definir una interfaz común en UCIe que funcione con cualquier tecnología óptica»

Ayar Labs es una de esas empresas que ya ha desarrollado la tecnología de interconexión óptica UCIe.

Presentado en la Conferencia de Comunicaciones por Fibra Óptica (OFC) de 2025 en San Francisco, la empresa describe su oferta como el primer chip de interconexión óptica UCIe del mundo.

Combinando la fotónica de silicio con los procesos de fabricación CMOS para permitir el uso de interconexiones ópticas en un factor de forma de chip dentro de paquetes multichip, el chiplet funciona con la fuente de luz SuperNova de 16 longitudes de onda de Ayar Labs y es capaz de alcanzar un ancho de banda de 8Tbps.

La empresa afirma que su compatibilidad con el estándar UCIe ayuda a crear un ecosistema más accesible y rentable, agilizando la adopción de tecnologías ópticas avanzadas necesarias para escalar las cargas de trabajo de IA y superando al mismo tiempo las limitaciones de las interconexiones de cobre tradicionales.

Aparte de la emoción de llegar a trabajar junto a los miembros del consorcio, Terry Thorn, vicepresidente de operaciones comerciales de Ayar Labs, dice que la compañía quería desarrollar tecnología basada en UCIe porque era un «camino de crecimiento muy natural para nosotros.»

«El hecho de que muchas empresas estuvieran respaldando y adoptando UCIe… simplemente tenía mucho sentido para nosotros ir en esa dirección. Así que eso es lo que hicimos».

Ayar Labs lanzó su chip de interconexión óptica UCIe en 2024. Thorn afirma que, gracias a su pertenencia al consorcio, la empresa ha podido trabajar con varias empresas que también han adoptado la tecnología tanto en la fase previa como en la posterior al desarrollo del chip.

En la fase previa al silicio, Ayar Labs pudo alinear estructuras de banco de pruebas basadas en las especificaciones de la UCIe para comprobar que sus chips funcionaban juntos cuando volvían de las fábricas, mientras que en la fase posterior al silicio, en la que se encuentra ahora la empresa, ha emparejado los chips y ha comprobado que se conectan como es debido.

«En realidad, eso no es fácil de hacer si no se trabaja a partir de un estándar», afirma.

«Por lo que respecta a la interfaz eléctrica, si se va a construir un sistema óptico de empaquetado conjunto o un sistema totalmente óptico, hay que tener en cuenta muchas cosas, como el empaquetado y las pruebas.

«¿Cómo se integra la fuente de luz en el sistema? Nosotros utilizamos una fuente de luz externa, lo que nos permite hacer cosas en una parte separada del bastidor, pero todo eso hay que tenerlo en cuenta cuando se empiezan a crear sistemas de IA totalmente ópticos»

Thorn afirma que, como enfoque basado en estándares, UCIe aporta grandes ventajas.

Y añade: «Cuando se observa la adopción de UCIe por parte de las empresas que se han unido al consorcio y lo están respaldando, se ve que facilita la adopción desde el punto de vista del chiplet, de una manera realmente significativa, porque cada cliente puede tener un cierto nivel de rendimiento o personalización del chiplet que desea, pero sigue volviendo a esa interfaz estándar en el lado eléctrico, lo que sin duda le ayuda a satisfacer sus necesidades»

A pesar de los numerosos anuncios centrados en la UCIe realizados tras la OFC -Lightmatter también presentó en la OCP interconexiones fotónicas que «utilizan una interfaz estándar interoperable UCIe die-to-die para facilitar arquitecturas escalables basadas en chiplets»-, Cutress afirma que el paso a las interconexiones ópticas no va a ser necesariamente un gran impulsor de la tecnología UCIe en un futuro inmediato.

«La óptica por sí sola no amplifica la UCIe de ninguna manera; sin embargo, la UCIe puede amplificar la óptica a medio y largo plazo», afirma.

«La razón es que el sector de la óptica, especialmente la óptica en coempaquetado, es todavía bastante incipiente. Tengo unos cuantos clientes en este sector, y todos dicen que su objetivo es el periodo 2027-2029, pero para la óptica no UCIe.

«Lo que UCIe aporta es que con la mayoría de las soluciones ópticas, tanto si vas de chip a chip como de chip a memoria, tienes que conectar el ASIC, tu chip de IA, a un motor óptico, y una de las formas de conectarse a ese motor óptico es a través de UCIe»

Cutress afirma que la mayoría de los despliegues ópticos que ya se han dado a conocer, como los conmutadores de Nvidia o los módulos de interconexión de centros de datos de Marvell, no utilizan UCIe, sino que se basan en protocolos propietarios.

«UCIe ayuda a estandarizar esa interfaz a medida que aparecen más actores en el espacio óptico», añade. «Hay empresas que diseñan las conexiones ópticas y otras que diseñan el ASIC de IA, y en algún momento tienen que decidir qué conexiones van a utilizar si piensan trabajar juntas».

«Si ambas son compatibles con UCIe, es una ventaja. Pero la óptica está todavía un poco lejos, y no es necesariamente un impulsor de UCIe, aunque UCIe podría ayudar a la adopción a medio y largo plazo de la óptica en la industria.»

La próxima especificación

De cara al futuro, Thorn afirma que el primer esfuerzo de Ayar Labs con UCIe, lo que se conoce como paquete estándar, será su objetivo inmediato, con una oferta de paquete avanzado prevista para los años siguientes.

«Yo diría que en 2025 y en 2026 nos centraremos en el enfoque del paquete estándar y en lo que podemos hacer con él, y en lo que nuestros socios pueden hacer con él, tanto antes como después de la fabricación del silicio», afirma. «Yo diría que el año que viene, o el siguiente, nuestra hoja de ruta empezará a centrarse en cómo implementar y posicionar el valor añadido del paquete avanzado UCIe»

Mientras tanto, Das Sharma, que insinúa que podría haber nuevas noticias sobre UCIe en el horizonte – «el viaje continúa y muy pronto tendremos algo emocionante de lo que hablar»-, afirma que la cadencia regular de lanzamientos de nuevas especificaciones UCIe ha sido en respuesta a la demanda.

Mientras tanto, Das Sharma, que insinúa que podría haber nuevas noticias sobre la UCIe en el horizonte – «el viaje continúa y muy pronto tendremos algo emocionante de lo que hablar»-, afirma que la cadencia regular de publicación de nuevas especificaciones UCIe ha sido una respuesta a la demanda.

«Hay mucha demanda acumulada, pero, en general, siempre intentamos publicar las especificaciones en función de la demanda real», explica. «E invariablemente, lo que ocurre es que tenemos más peticiones de las que podemos atender. Así que siempre se trata de establecer prioridades. Algo sale ahora, otra cosa saldrá un poco más tarde, y eso es lo que rige la cadencia. Ahora mismo, no nos faltan ideas sobre qué hacer y qué perseguir, y todos sabemos que, en este negocio, no hay momento aburrido»

Sin embargo, Cutress afirma que, aunque espera ver muchas más demostraciones sobre la interoperabilidad de la tecnología el año que viene, sobre todo por parte de empresas de nueva creación y pequeñas y medianas, no está seguro de cuándo empezarán las empresas a anunciar que UCIe se ha incorporado a chips que se utilizan en productos reales.

Mientras que empresas como Nvidia, AMD e Intel han mostrado chips y prototipos que demuestran la aplicación práctica de UCIe, Cutress afirma que empresas como Broadcom o Marvell, que cuentan con equipos de diseño de ASIC que construyen chips para hiperescaladores, nunca hacen comentarios sobre sus clientes ni hablan de qué tecnologías se utilizan dentro de esos chips.

«UCIe, en sí misma, no está diseñada para ser un organismo de marketing», afirma. «¿Al consorcio le gustaría hablar de los socios que han suministrado soluciones UCIe? Sí. ¿Querrán esos socios decir a sus competidores que han habilitado esto, aquello o lo otro? No.»

«Es muy posible que existan tecnologías UCIe, quizá en algún caso de uso integrado, o algún dispositivo de red que esté realmente en un centro de datos en algún lugar de Oriente Medio, pero no lo sabemos»

Sin querer especular sobre por qué las empresas hacen ciertas cosas, Thorn afirma que la falta de transparencia en torno al despliegue de esta tecnología probablemente esté relacionada con el hecho de que aún es relativamente pronto para UCIe.

«Quieren asegurarse de que sus diseños rinden lo que quieren y de que pueden hacerlo en grandes cantidades antes de publicar nada al respecto. Esa es mi sospecha», afirma.

«No sé, depende de ellos, pero [Ayar Labs] se consuela con el hecho de que la mayoría de las conversaciones que mantenemos giran en torno a la interfaz UCIe y a lo que ocurre en ese espacio».

(datacenterdynamics.com)

Les estaremos informando con mucho más detalle, en el marco del informe especial: “Soluciones de infraestructura de Data centers y edge computing, componentes activos (UPS, AAC, generadores, tableros eléctricos, PDU) y pasivos (cables, gabinetes, pisos, accesorios, conectores). Climatización y Refrigeración. Ciberseguridad, seguridad (perimétrica y de data) y controles (cámaras, extinguidores
de gas, tableros de acceso). Energía limpia: generadores solares de energía para Data centers. Equipamiento integral para y hacia la nube. Cableado y gestión de cableado estructurado.. Buenas prácticas ambientales», que estamos preparando para nuestra edición 223 y publicaremos en el mes de marzo.

Mantente conectado a nuestra revista Channel News Perú, haciendo clic aquí y suscribiéndote a nuestro newsletter para contenido de valor diario.