El primer chip de menos de 1 nanómetro ya es una realidad
IBM presenta la primera tecnología de chips sub-nanométricos del mundo, basada en una arquitectura de transistores de 0,7 nm, o 7 angstroms. Este hito técnico busca superar los límites físicos de la escala tradicional de semiconductores para sostener el avance de la industria durante la próxima década.
La nueva arquitectura permite integrar cerca de 100.000 millones de transistores en un chip del tamaño de una uña, duplicando la densidad alcanzada por el nodo de 2 nm de la compañía en 2021.
Nanostack: Arquitectura 3D para el escalado atómico
El núcleo de este avance reside en la arquitectura “nanostack”, el primer diseño tridimensional del sector basado en nanohojas (nanosheets). A diferencia de las tecnologías actuales, nanostack apila y alterna transistores verticalmente mediante integración secuencial 3D. Esta estructura optimiza el aprovechamiento del espacio físico y permite combinar diferentes materiales en cada capa para mejorar el rendimiento y la eficiencia energética de forma independiente en cada transistor.
La viabilidad técnica de esta arquitectura ha sido validada experimentalmente mediante la unión dieléctrica ultrafina en la integración CMOS y la operación de inversores funcionales. Según los resultados técnicos publicados, esta tecnología proyecta un incremento del 50% en el rendimiento o una reducción del 70% en el consumo energético en comparación con los chips de 2 nm de IBM.
Impacto estratégico en IA y centros de datos
La capacidad de procesamiento de la arquitectura nanostack está orientada a satisfacer las demandas de ancho de banda de las cargas de trabajo de inteligencia artificial (IA) generativa y la infraestructura de nube. En investigaciones presentadas en el VLSI 2026, los analistas de IBM demostraron que este diseño proporciona un escalado del 40% en celdas de memoria SRAM. Este incremento en la densidad de memoria es crítico para el diseño de chips más eficientes que gestionen grandes volúmenes de datos en entornos corporativos.
“Con nuestra nueva arquitectura nanostack, no solo estamos fabricando transistores más pequeños; estamos reinventando cómo se construyen los chips para ofrecer drásticamente más potencia y eficiencia energética”, afirma Jay Gambetta, director de IBM Research e IBM Fellow. Para la compañía, esta innovación establece las bases de una nueva era de computación a escala atómica, donde los nodos de fabricación se acercan a las dimensiones de los átomos individuales.
Hoja de ruta y ecosistema de fabricación
Para la producción de estos dispositivos, IBM colabora con socios estratégicos como ASML, Lam Research Corp., Tokyo Electron (TEL) y SCREEN Semiconductor Solutions, Ltd. en sus instalaciones de Albany, Nueva York. El centro de investigación incorporará próximamente una herramienta de litografía de ultravioleta extremo de alta apertura numérica (High NA EUV), esencial para imprimir circuitos con la precisión necesaria para el nodo de 0,7 nm.
De forma paralela, la compañía ha anunciado la creación de Anderon, la primera fundición pura de computación cuántica del mundo, con el objetivo de posicionar la fabricación de obleas cuánticas en Estados Unidos. Respecto a la adopción comercial de la tecnología nanostack en el nodo sub-nanométrico, IBM prevé una ruta hacia la producción masiva en un plazo de cinco años.
(silicon.es)
Seguiremos brindándote más información sobre este tema en las siguientes presentaciones físicas y digitales de Channel News Perú
Mantente conectado a nuestra plataforma de negocios y revista, haciendo clic aquí y suscribiéndote a nuestro newsletter para contenido de valor diario
